Question

如何用74ls390设计一个50进制计数器

Answer 1

当连成二一五进制计数器时，可以用独立的2分频电路在最后输出级形成对称波形（矩形波）。每个计数器又有一个清除输入和一个时钟输入。由于每个计数级都有并行输出，所以系统定时信号可以获得输入计数频率的任何因子。就是50进制的计数器，操作步骤如下：

1、在原理图上画出20进制计数器的原理图，由于74LS161为16进制计数器，这里需要同时使用两片就才可以实现目标；

2、画完原理图后开始编译，看看是否出现错误；

3、编译完成后开始仿真，在Node Finder处添加输入管脚，并输入波形，观察仿真结果。

Answer 2

第一片74LS90采用10进制计数模式，clka是时钟信号输入端（下降沿有效），Q3、Q2、Q1、Q0是输出8421BCD码，计数值由0（0000）到9（1001）。第二片采用5进制计数模式，clkb是时钟输入（下降沿有效），Q3、Q2、Q1是输出（Q0可以不接），计数值由0（Q3Q2Q1：000）到4（Q3Q2Q1：100）。
下图中4072是4输入的或门，4072的输出为Q3+Q2+Q1+Q0，即只有当计数到”0000“时4072的输出才为低电平0，其他情况4072的输出为高电平1。当第一片74LS90计数到9（1001）时4072的输出为1，再来一个CLK下降沿第一片74LS90计数值为0，072的输出由高电平1变到低电平0，相当于给第二片74LS90一个CLK下降时钟信号，第二片74LS90计数值加1。

追问

是390不是90