max+plus2 在编译verilog hdl时出现这个问题??

 我来答
企鹅751216534
2014-02-24 · 超过29用户采纳过TA的回答
知道答主
回答量:154
采纳率:0%
帮助的人:80万
展开全部
先建立工程,再建立文件,非中文路径
推荐律师服务: 若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询

为你推荐:

下载百度知道APP,抢鲜体验
使用百度知道APP,立即抢鲜体验。你的手机镜头里或许有别人想知道的答案。
扫描二维码下载
×

类别

我们会通过消息、邮箱等方式尽快将举报结果通知您。

说明

0/200

提交
取消

辅 助

模 式