Question

求解决一个VHDL的简单问题。关于if语句。

仿真出的图像怎么是这样的
？

LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY PART8 IS
PORT(A,B:IN STD_LOGIC_VECTOR(7 DOWNTO 0);
D,E,F:OUT STD_LOGIC);
END ENTITY PART8;
ARCHITECTURE ONE OF PART8 IS
BEGIN
PROCESS(A,B)
BEGIN
IF A-B="00000000" THEN D<='1';
ELSE D<='0';
END IF;
IF A-B>"00000000" THEN E<='1';
ELSE E<='0';
END IF;
IF B-A>"00000000" THEN F<='1';
ELSE F<='0';
END IF;
END PROCESS;
END;

Answer 1

11110000-11111111=11101111
会发生借位，结果依旧大于零

追问

怎么改一下能够实现我的操作？

追答

IF A-B>"00000000" THEN EB THEN E<='1';