如何在fpga上实现将25M晶振频率分频为1HZ的信号,求Verilog HDL完整程序
2个回答
展开全部
module div(clk25M,clkout); //分频，产生1HZ频率
input clk25M; //输入24MHz，输出1Hz
output reg clkout;
integer A=0; //计数器
always@(posedge clk10M)
if(A<=12500000)A<=A+1; //计数器每记到12.5M，clk翻转一次
else begin clkout<=~clkout;A<=0;end
endmodule
input clk25M; //输入24MHz，输出1Hz
output reg clkout;
integer A=0; //计数器
always@(posedge clk10M)
if(A<=12500000)A<=A+1; //计数器每记到12.5M，clk翻转一次
else begin clkout<=~clkout;A<=0;end
endmodule
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
广州晶晟电子
2023-10-12 广告
OSC有源晶振是一种电子元件，它需要接电源才能工作，一般有四个引脚，其中有两个是电源输入引脚，有正负极之分。它是石英晶体震荡器的简称，英文名为Crystal。石英晶体震荡器的应用范围非常广，包括通讯系统、时钟电路、显卡、网卡、主板等配件的各...
点击进入详情页
本回答由广州晶晟电子提供
展开全部
这个直接用锁相环PLL不就行了，设置下参数，立马就能实现。
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
|
广告 您可能关注的内容 |
