Question

阈值电压影响因素

Answer 1

影响cmos阈值电压的因素：

1、栅氧化层厚度TOX

2、衬底费米势

3、金属半导体功函数差

4、耗尽区电离杂质电荷面密度

耗尽区电离杂质电荷面密度近似地与衬底杂质浓度N的平方根成正比

5、栅氧化层中的电荷面密度Qox

阈值电压 （Threshold voltage）：通常将传输特性曲线中输出电压随输入电压改变而急剧变化转折区的中点对应的输入电压称为阈值电压。在描述不同的器件时具有不同的参数。如描述场发射的特性时，电流达到10mA时的电压被称为阈值电压。

　　如MOS管，当器件由耗尽向反型转变时，要经历一个 Si 表面电子浓度等于空穴浓度的状态。此时器 件处于临界导通状态，器件的栅电压定义为阈值电压，它是MOSFET的重要参数之一。

　　一开始学习MOS管的工作原理，就引入了阈值电压的概念，但教科书所讲的阈值电压的概念都是建立在器件比较理想的模型基础上的，对于实际的器件，从线性区到饱和区的转换是有一个过渡区的，此时对阈值电压的定义需要遵循一定的标准。经常发生的一个问题是，不同工艺线中相类似的器件作比较时，因为没有确定一个统一的标准，导致工艺的比较不是非常的科学准确。本文就对阈值电压的定义方法作一些简单的讨论，尝试对业界现在流行的方法作出更详细的解释。

Answer 2

阈值电压 (Threshold voltage):通常将传输特性曲线中输出电流随输入电压改变而急剧变化转折区的中点对应的输入电压称为阈值电压.在描述不同的器件时具有不同的参数。如描述场发射的特性时，电流达到10mA时的电压被称为阈值电压。
一个特定的晶体管的阈值电压和很多因素有关，包括backgate的掺杂，电介质的厚度，栅极材质和电介质中的过剩电荷。
背栅的掺杂
背栅（backgate）的掺杂是决定阈值电压的主要因素。如果背栅掺杂越重，它就越难反转。要反转就要更强的电场，阈值电压就上升了。MOS管的背栅掺杂能通过在介电层表面下的稍微的implant来调整。这种implant被叫做阈值调整implant（或Vt调整implant）。考虑一下Vt调整implant对NMOS管的影响。如果implant是由受主组成的，那么硅表面就更难反转，阈值电压也升高了。如果implant是由施主组成的，那么硅表面更容易反转，阈值电压下降。如果注入的donors够多，硅表面实际上就反向掺杂了。这样，在零偏置下就有了一薄层N型硅来形成永久的沟道（channel）。随着栅极偏置电压的上升，沟道变得越来越强的反转。随着栅极偏置电压的下降，沟道变的越来越弱，最后消失了。这种NMOS管的阈值电压实际上是负的。这样的晶体管称为耗尽模式NMOS，或简单的叫做耗尽型NMOS。相反，一个有正阈值电压的的NMOS叫做增强模式NMOS，或增强型NMOS。绝大多数商业化生产的MOS管是增强型器件，但也有一些应用场合需要耗尽型器件

Answer 3

电介质在决定阈值电压方面也起了重要作用。厚电介质由于比较厚而削弱了电场。所以厚电介质使阈值电压上升，而薄电介质使阈值电压下降。理论上，电介质成分也会影响电场强度。而实际上，几乎所有的MOS管都用纯二氧化硅作为gate dielectric。这种物质可以以极纯的纯度和均匀性生长成非常薄的薄膜;其他物质跟它都不能相提并论。因此其他电介质物质只有很少的应用。(11 也有用高介电常数的物质比如氮化硅作为gate dielectric的器件。有些作者把所有的MOS类晶体管，包括非氧化物电介质，称为insulated-gate field effect transistor(IGFET))

gate的物质成分对阈值电压也有所影响。如上所述，当GATE和BACKGATE短接时，电场就出现在gate oxide上。这主要是因为GATE和BACKGATE物质之间的work function差值造成的。大多数实际应用的晶体管都用重掺杂的 多晶硅作为gate极。改变多晶硅的掺杂程度就能控制它的work function。

GATE OXIDE或氧化物和硅表面之间界面上过剩的电荷也可能影响阈值电压。这些电荷中可能有离子化的杂质原子，捕获的载流子，或结构缺陷。电介质或它表面捕获的电荷会影响电场并进一步影响阈值电压。如果被捕获的电子随着时间，温度或偏置电压而变化，那么阈值电压也会跟着变化。