Question

我想问一下 我的FPGA开发板晶振 是50m（外部时钟） 我想用50m作为我fpga设计电路的时钟 是直接把这个外部

我想问一下 我的FPGA开发板晶振 是50m（外部时钟） 我想用50m作为我fpga设计电路的时钟 是直接把这个外部时钟（具体是第94管脚）连接到我那个电路引脚中 还是再用个外部时钟啊
fpga 与 51单片机 电平怎么解决
fpga 弱上拉设置 是什么 这个是为了解决与 51单片机电平 不同而设置的吗

谢谢啦

Answer 1

1、直接连起来。

2、FPGA输出3.3V高电平（TTL电平），单片机输出5V高电平。我试过单片机向FPGA发送数据是可以的，可以承受5V电平，但是没试过FPGA向单片机发送数据。你可以试一试。

3、FPGA弱上拉设置是将输出电平拉高。可以用高于10K的电阻作为上拉电阻。

4、不是。COMS型器件的高电平是将近5V，所以和COMS器件相连就需要弱上拉。

Answer 2

直接把时钟接到FPGA的专用CLK引脚上
如果你的FPGA能承受5V电平输入，而51也能接收3.3V电平的话，可以直接连，也可以选用3.3v的51
弱上拉跟电平匹配没关系