Question

阻抗匹配的常用方法

Answer 1

1、串联端子匹配

当信号源端阻抗低于传输线的特性阻抗时，在信号源端和传输线之间串联电阻器R以使源端的输出阻抗与传输线的特性阻抗匹配，并且抑制来自传输线的信号反射加载结束，反射再次发生。

匹配电阻选择原则：匹配电阻值与驱动器输出阻抗之和等于传输线的特性阻抗。普通CMOS和TTL驱动器的输出阻抗随信号电平的变化而变化。因此，TTL或CMOS电路不可能有非常正确的匹配电阻，只能考虑折衷。链式拓扑信号网络不适合串联终端匹配，所有负载必须连接到传输线的末端。

序列匹配是最常用的终端匹配方法。它的优点是功耗低，没有额外的直流负载，没有额外的阻抗之间的信号和地面，只有一个电阻元件。

常见应用：一般CMOS和TTL电路的阻抗匹配。USB信号也以这种方式采样以进行阻抗匹配。

2、并联端子匹配

当信号源的阻抗很小时，通过增加并联电阻，使负载端的输入阻抗与传输线的特性阻抗相匹配，消除负载端的反射。实现形式分为单电阻和双电阻两种。

匹配电阻选择原则：当芯片的输入阻抗很高时，对于单电阻形式，负载的并联电阻值必须接近或等于传输线的特性阻抗；对于双电阻形式，每个并联电阻值是芯片特性阻抗的两倍负载传输线。

并行终端匹配的优点是简单易行。明显的缺点是会带来直流功耗：单电阻法的直流功耗与信号的占空比密切相关；双电阻法无论信号电平如何都有直流功耗，但电流比单电阻法小一半。

常见应用：更多高速信号应用。

（1） SSTL驱动程序，如DDR和DDR2。它采用单电阻形式，与VTT并联（通常为IOVDD的一半）。其中，DDR2数据信号的并联匹配电阻内置于芯片中。

（2） 高速串行数据接口，如TMDS。以单个电阻器的形式，与接收设备侧的IOVDD并联，单端阻抗为50欧姆（差分对之间为100欧姆）。