Question

用altium desinger 6.9绘制原理图编译后出现警告adding items to net hidden GND，请把步骤详细一点谢谢

adding items to net hidden GND和adding items to hidden net VCC，麻烦把步骤写详细一点，谢谢。

Answer 1

就是说你画原理图封装的时候把接地的引脚隐藏了，解决方法如下：

1、找到那个隐藏引脚的元器件；

把原理图分块编译，不断缩小范围，最终可找到是哪个元器件出现的问题；

2、找到隐藏的引脚；

打开该元器件所在的 SCH Library，

3、取消隐藏引脚的接地属性或者不要隐藏引脚；

4、改完后重新编译下整个库，把原来的元器件删掉，重放一遍，再编译下整个原理图就OK了,

Answer 2

应该是你 在设计 原理图的时候 ，没有 考虑原理图 隐藏的引脚，双击打开元件属性 在左下角有个EDIT PIN 打开那个 就能看到隐藏的管脚了 你可以直接把里面的GND和VCC改成你你想要加的电压值 比如+12V -12V