异步时序逻辑电路与同步时序逻辑电路有什么不同的地方?
同步时序逻辑电路和异步时序逻辑电路的区别:
1、时钟信号不同
在同步时序逻辑电路中有一个公共的时钟信号,电路中各记忆元件受它统一控制,只有在该时钟信号到来时,记忆元件的状态才能发生变化,从而使时序电路的输出发生变化,而且每来一个时钟信号,记忆元件的状态和电路输出状态才能改变一次。
由于异步电路没有统一的时钟,状态变化的时刻是不稳定的,通常输入信号只在电路处于稳定状态时才发生变化。
2、触发器的状态是否变化
同步时序电路中几乎所有的时序逻辑都是“同步逻辑”,有一个“时钟”信号,所有的内部内存('内部状态')只会在时钟的边沿时候改变。
异步时序逻辑电路分析时,还需考略各触发器的时钟信号,当某触发器时钟有效信号到来时,该触发器状态按状态方程进行改变,而无时钟有效信号到来时,该触发器状态将保持原有的状态不变。
扩展资料:
同步逻辑最主要的优点:
是它很简单。每一个电路里的运算必须要在时钟的两个脉冲之间固定的间隔内完成,称为一个 '时钟周期'。只有在这个条件满足下(不考虑其他的某些细节),电路才能保证是可靠的。
同步逻辑缺点:
时钟信号必须要分布到电路上的每一个触发器。而时钟通常都是高频率的信号,这会导致功率的消耗,也就是产生热量。即使每个触发器没有做任何的事情,也会消耗少量的能量,因此会导致废热产生。
最大的可能时钟频率是由电路中最慢的逻辑路径决定,也就是关键路径。意思就是说每个逻辑的运算,从最简单的到最复杂的,都要在每一个时脉的周期中完成。
一种用来消除这种限制的方法,是将复杂的运算分开成为数个简单的运算,这种技术称为“流水线”。这种技术在微处理器中非常的显著,用来帮处提升现今处理器的时钟频率。
参考资料来源:百度百科-同步时序逻辑电路