采用verilog hdl进行硬件设计中，case语句的使用应注意什么，always中的敏感变量应
展开全部
always@(*)
always@（最多两个沿）
case注意要有default：
always@（最多两个沿）
case注意要有default：
本回答由提问者推荐
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
