FPGA的时钟问题
FPGA（CycloneIII）怎么那么多时钟输入引脚，怎么用啊？我就给了clk1引脚输入一个50M的晶振，所有受控于FPGA的芯片所用的时钟都通过这个50M变频所得，这...
FPGA（Cyclone III）怎么那么多时钟输入引脚，怎么用啊？我就给了clk1引脚输入一个50M的晶振，所有受控于FPGA的芯片所用的时钟都通过这个50M变频所得，这样做有什么不妥吗？
展开
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
类别
我们会通过消息、邮箱等方式尽快将举报结果通知您。
说明
0/200
