Question

FPGA verilog 编程

mux2to1 multiplexer (Areg, Z, SelR, G);
defparam multiplexer.k = n;
adderk nbit_adder (AddSubR, G, H, M, carryout);
defparam nbit_adder.k = n;
这种叫什么设计方法，哪位大侠能指点下啊

Answer 1

一个模块例化另一模块，高层模块可改变低层模块用parameter定义的数值（不能改变localparam的数值），采用以下两种方式：
defparam 重定义参数（rtl编程不常见 工厂提供的库文件常见）
实例化传递参数（rtl编程常见）

可参考http://yj62827856.blog.163.com/blog/static/1770911742011919101252687/

追问

mux2to1 和 adderk应该是具有固定功能的模块是吧～～还有哪些这样的模块，有这方面的资料吗？

追答

看你问的问题应该是刚接触verilog 建议读一下ChinaPub的verilog教程（网上到处都能下）
mux2to1这种模块不是verilog语言自身提供 你写了一个模块 随便起个名 比如adderk 就可以在另外一个模块里使用它 这种方式叫例化

追问

因该不是的吧，据我所知mux2to1和adderk因该是verilog库提供具有专门功能的模块，可供直接调用的。mux2to1就是一个两路选择器，后面的参数的意义都是固定的。

追答

我确信这几个模块不是verilog本身提供的
但某些eda工具提供了一些通用功能的模块作为ip库 可以让设计者直接在自己的代码中调用 但是必须导入这个eda提供的库才能进行综合或者仿真 xlinx和altera的fpga compiler都有这种ip synopsys dc也有designware

追问

嗯，也可能是EDA工具提供的，据说以前的PLD就是用的这种方法

追答

在google里可以搜到 应该是altera的库文件

追问

OK，我试试～～

Answer 2

梨花啊！！！！

追问

这不是简单的例化

追答

这就是简单的例化啊，不就是缺省例化嘛。。。对应起来就OK了

追问

彬哥，是你啊～～，哈哈，你是对的，之前我被忽悠了～～

追答

我勒个去 你带这样玩我的。。。。。要知其然 知其所以然

Answer 3

模块调用，并且可以改变模块里的参数

追问

能说详细点吗，有这方面的资料吗？

追答

随便一本语法书上都有，你可以网上搜索一下吧