设计制作一个脉冲序列发生器。 1.2 设计要求 （1）用硬件逻辑电路实现 （2）产生两路输出序列信号 0001001
000100101111000100101111……110011001010110011001010……这个序列号能做出来的大神帮帮忙有点急...
000100101111 000100101111……
110011001010 110011001010……这个序列号
能做出来的大神帮帮忙 有点急 展开
110011001010 110011001010……这个序列号
能做出来的大神帮帮忙 有点急 展开
展开全部
使用纯硬逻辑我给你提供一个思路， 就是使用两片12位的并转串芯片。把它的并行输入的数据分别置为“000100101111”和“110011001010”这是当有串行时钟触发的时候这个数据就按触发时钟的频率输出了。
如果配上一些可编程逻辑器件 比如cpld fpga 这个东西会更灵活功能更强大。比如可以随意改变脉冲输出频率 随便设置输出序列等等。
如果配上一些可编程逻辑器件 比如cpld fpga 这个东西会更灵活功能更强大。比如可以随意改变脉冲输出频率 随便设置输出序列等等。
本回答由提问者推荐
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
