2纳米芯片是什么概念
2024-10-28 广告
2nm技术节点:台积电第一个2nm级节点称为N2,采用纳米片晶体管(GAAFET)架构,预计于2025年开始量产。
据悉,在相同功耗下,2nm性能速度较3nm增快10%至15%,若在相同速度下,功耗降低25%至30%。台积电还表示,2nm制程技术平台也涵盖高效能版本及完备的小晶片Chiplet整合解决方案。
扩大超低功耗平台:台积电称正在开发N6e技术,专注于边缘人工智能及物联网设备。N6e将以7nm制程为基础,逻辑密度可望较上一代的N12e多3倍。据悉,N6e平台涵盖逻辑、射频、类比、嵌入式非挥发性存储器、以及电源管理IC解决方案。
TSMC-3DFabricTM 三维矽晶堆叠方案:台积电今天展示两项突破性创新,一项是以SoIC为基础的CPU。
采用晶片堆叠于晶圆之上技术来堆叠三级快取静态随机存取存储;另一项是创新的AI SoC,采用晶圆堆叠于晶圆之上(Wafer-on-Wafer,WoW)技术堆叠于深沟槽电容晶片之上。
台积电表示,搭载CoW及WoW技术的7nm芯片,目前已经量产,5nm技术预计于2023年完成。为满足客户对于系统整合芯片及其他3DFabric系统整合服务需求,首座全自动化3D Fabric晶圆厂预计于2022年下半年开始生产。