Question

TTL与非门的输入端全部同时悬空时输出为什么电平？

Answer 1

出问题了。

TTL输入端悬空的效果跟输入高电平的情况相同，如果输入低电平的话，无论其他输入是低还是高，都无意义。

因为它们与非结果都为1。所以当输入为高或悬空的时候，与非门才有意义。注意：CMOS与非门没有悬空状态。

当三极管的输入端悬空时,三极管的基极到发射极无电流,三极管截止,通过放大反相使得输出为低电平，所以输入端悬空相当于逻辑高电平.实际电路中TTL与非门输入端可以悬空。

悬空，相当于无穷大的电阻。