Question

PMOS管做开关时，不能完全截止

EN为高时能输出24V,但是为什么EN为低是也有7V输出呢？

Answer 1

EN为低，三极管截止

此时PMOS栅极电压为12V，Vsg=24-12=12V>>Vth，PMOS导通，OUT端当然有电压了

R2和R1分压了，你把R2拿掉就不会有这个问题

追问

我把R2焊成0欧 还是有7.2V输出，

我把R2焊成0欧 还是有7.2V输出，

追答

因为PMOS比较适合传逻辑1，NMOS比较适合传逻辑0，所以一般如果你想要完美的开关的话最好还是用TG（Transmission Gate)吧，就是NMOS加PMOS的组合（不是CMOS）。

如果一定要用PMOS作开关的话你在OUT端串一个电阻然后接地试试，浮空测的话确实有可能电压不能接近0V

Answer 2

EN为低电平，那么Q2截止，24V电压直接负载到mos管的G端，S端电压也是24V，Vgs=24-24=0；

PMOS正常的截止电压为正电压（参考PMOS电压电流曲线（型号IRF9630）），Vgs>0V

PMOS正常的饱和导通电压为负正电压（参考PMOS电压电流曲线（型号IRF9630）），Vgs<-10V

对照曲线图，Vgs=0的时候，Rds等效电阻约为80K欧。

那么由于输出电压为7V,PMOS管与负载串联，可以推测出，负载电阻约为7/24=RL/(RL+Rds)---->RL=(560/17)K=32.94K约33K

如何避免。。。。。。

1. 减小负载电阻，RL减小

2. 换元器件

3. 换图

4. 三极管Q2的CE端，并接一个5V稳压二极管，将Vgs拉到5V,Rds上升

5. MOS管栅极的对立的那个极接12V，不建议，市场上也很少