FPGA芯片上有的管脚分给了flash和SDRAM，那我们为什么还可以把他们当做通用IO管脚自定义呢？

既然分给了flash和SDRAM，那么如果我们再把他们当做通用IO管脚自定义，这些管脚是怎么工作的呢？不会产生冲突吗？请各位大虾赐教！... 既然分给了flash和SDRAM，那么如果我们再把他们当做通用IO管脚自定义，这些管脚是怎么工作的呢？不会产生冲突吗？请各位大虾赐教！展开

 我来答

3个回答

samecc
2010-10-06 · TA获得超过502个赞

知道答主

回答量：85

采纳率：0%

帮助的人：59.5万

关注

展开全部

当flash和SDRAM不使能时，总线是高阻态，可以当普通IO使用，但是不建议这么干

本回答由提问者推荐

已赞过 已踩过<

评论收起

百度网友af4b9e3b9
2010-10-06 · 超过22用户采纳过TA的回答

知道答主

回答量：74

采纳率：0%

帮助的人：18万

关注

展开全部

这个问题不好说多看看器件手册

已赞过 已踩过<

评论收起

峥峥好
2010-10-06 · 超过31用户采纳过TA的回答

知道答主

回答量：114

采纳率：0%

帮助的人：0

关注

展开全部

可能会导致你的输入或者输出被拉高或者拉低，这个要看具体电路了

已赞过 已踩过<

评论收起

更多回答（1）

推荐律师服务：若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询

其他类似问题