1个回答
展开全部
给出的信息不全！从波形上看，第8个时钟是一个时钟源的切换过程，前面的8个时钟由微处理器输出，后面的8个时钟是传感器输出的。由此推断这是一个读传感器操作，且时钟线为三态线。
追问
那么verilog里面怎么实现接收呢？要在第8个时钟后面加延迟吗？
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
深圳市兴威帆电子技术有限公司
2023-08-24 广告
实时时钟模块可以找深圳市兴威帆电子技术有限公司,本公司具有经验丰富的开发工程师和应用工程师,致力于公司自主知识产权IC等产品的研发和技术支持,已开发出多款成熟的产品并大量生产、销售及出口,我公司高精度实时时钟模块产品获得多项国家专利,打破了...
点击进入详情页
本回答由深圳市兴威帆电子技术有限公司提供
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
