如何从零开始学精EDA技术
2个回答
2017-12-01 · 国家定点培训基地，专注培养汽车人才。
云南万通汽车学校
云南万通汽修学校落于美丽的春城昆明，学校坏境优美，学习氛围浓厚。教学设施设备齐全，建有新能源汽车实训厅、整车实训厅、电器实训厅、汽车美容实训厅等20余个实训大厅，开设三十多个汽车技术专业。
向TA提问
关注
![]()
展开全部
转载eda技术包含的含义太多了，芯片的前端(verilog, vhdl等rtl, 仿真验证等等)还有后端(布局布线啊等等)，甚至研究综合布局布线等软件算法也都跟eda相关。
不过看你的意思，应该是指想学习verilog这个层面的，比较偏向于前端。
那么就得回答怎么样才能成为一个比较精进的前端工程师。
首先学习verilog HDL方面，一定要知道HDL和c/c++ java等软件语言的不同。HDL是hardware description language也就是硬件描述语言；再看看c，叫c/c++ programming language，程序设计语言。那verilog为什么不叫硬件设计语言呢？这是因为两种语言在思路上有很大不同，你用verilog的时候，其实是在描述一个数字电路，包括组合逻辑电路和时序逻辑电路；而c/c++是在指导计算机以一定过程执行指令，或者一些更好层次的抽象，例如对象啊等等。既然是这样，学好verilog的基础是，学好数字电路，其中最最主要的，是要弄清楚组合逻辑电路和时序逻辑电路，这是最基本最基本的了。然后学学verilog的语法。这个意思也就是，如何用verilog描述一个组合电路，如何用verilog描述一个时序电路，如何描述一个状态机？这是非常非常具体而基本的问题，你肯定能找到答案的当你写出一个模块，基本就知道综合器大概会综合成什么样子之后，你的前端功力算是入了一点点门。
之后要更精进的话，一般是两个方向，算法和架构。
算法在于你要有稍好的数学基础，了解算法。更重要的是，要知道有哪些重要的算法结构，例如怎么用verilog很高效的实现一个循环？什么是流水线？如何给流水线定级？建议这方面可以看看xilinx的high level synthesis手册，看看有哪些基本的算法实现结构。
架构类的就是对整个设计，要么是一个芯片，要么是一个fpga设计，对他们整体设计方案、性能参数等等进行确定，相当于总体把关的一个角色。这个对人的整体水平要求很高的。
另外还有验证方面，有一套验证方法学。
上边这些东西，都是和你的专业和项目经历相关的。算法和算法是不同的，架构和架构是不同的，经过慢慢的积累，你就可以形成自己的竞争力。这些东西都要实际去做去实践的，工作中，平时业余爱好中。比方你是做通信方面，你可以整整通信的一些算法啊；图像方面的，你可以做做图像处理的流水线啊，架构方面，可以先从一些小的、通用的开始，比方说DDR控制器啊神马的，自己去找去发现。
还可以找一些实习，接触实际项目，接触实际的需求。
其实你看，verilog神马的，就是一个工具，进阶的都是对一个功能，一个系统有深刻的理解和把握，然后用verilog实现。verilog无非是一个工具而已。就像锤子和凿子一样，是个工具，学会一个工具很简单，但是能用锤子和凿子敲打出一个板凳和敲打出一个美丽的雕塑，甚至敲打出一个木屋，层次和境界都是不一样的。
不过看你的意思，应该是指想学习verilog这个层面的，比较偏向于前端。
那么就得回答怎么样才能成为一个比较精进的前端工程师。
首先学习verilog HDL方面，一定要知道HDL和c/c++ java等软件语言的不同。HDL是hardware description language也就是硬件描述语言；再看看c，叫c/c++ programming language，程序设计语言。那verilog为什么不叫硬件设计语言呢？这是因为两种语言在思路上有很大不同，你用verilog的时候，其实是在描述一个数字电路，包括组合逻辑电路和时序逻辑电路；而c/c++是在指导计算机以一定过程执行指令，或者一些更好层次的抽象，例如对象啊等等。既然是这样，学好verilog的基础是，学好数字电路，其中最最主要的，是要弄清楚组合逻辑电路和时序逻辑电路，这是最基本最基本的了。然后学学verilog的语法。这个意思也就是，如何用verilog描述一个组合电路，如何用verilog描述一个时序电路，如何描述一个状态机？这是非常非常具体而基本的问题，你肯定能找到答案的当你写出一个模块，基本就知道综合器大概会综合成什么样子之后，你的前端功力算是入了一点点门。
之后要更精进的话，一般是两个方向，算法和架构。
算法在于你要有稍好的数学基础，了解算法。更重要的是，要知道有哪些重要的算法结构，例如怎么用verilog很高效的实现一个循环？什么是流水线？如何给流水线定级？建议这方面可以看看xilinx的high level synthesis手册，看看有哪些基本的算法实现结构。
架构类的就是对整个设计，要么是一个芯片，要么是一个fpga设计，对他们整体设计方案、性能参数等等进行确定，相当于总体把关的一个角色。这个对人的整体水平要求很高的。
另外还有验证方面，有一套验证方法学。
上边这些东西，都是和你的专业和项目经历相关的。算法和算法是不同的，架构和架构是不同的，经过慢慢的积累，你就可以形成自己的竞争力。这些东西都要实际去做去实践的，工作中，平时业余爱好中。比方你是做通信方面，你可以整整通信的一些算法啊；图像方面的，你可以做做图像处理的流水线啊，架构方面，可以先从一些小的、通用的开始，比方说DDR控制器啊神马的，自己去找去发现。
还可以找一些实习，接触实际项目，接触实际的需求。
其实你看，verilog神马的，就是一个工具，进阶的都是对一个功能，一个系统有深刻的理解和把握，然后用verilog实现。verilog无非是一个工具而已。就像锤子和凿子一样，是个工具，学会一个工具很简单，但是能用锤子和凿子敲打出一个板凳和敲打出一个美丽的雕塑，甚至敲打出一个木屋，层次和境界都是不一样的。
免费领入学礼包 有礼
现在入学礼包等你来领
- 官方电话
- 在线客服
-
官方服务
- 官方网站
- 就业保障
- 热门专业
- 入学指南
- 在线课堂
- 领取礼包
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
北京千智道科技
2023-07-19 广告
一、千智道介绍千智道成立于2013年，专注于无人驾驶、人工餐能领域的科研、实训、科普展示综合解决方案，基于沉浸式、沙盘式、室外道路等多种实验场景之上构建智慧路网系统，实现智能网联车无人驾驶、V2X运行实验、配套网联信号机、RSU路测设备、智...
点击进入详情页
本回答由北京千智道科技提供
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
