Question

verilog语言怎么样

Answer 1

1.  Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。

2. 特点：Verilog的设计初衷是成为一种基本语法与C语言相近的硬件描述语言。这是因为C语言在Verilog设计之初，已经在许多领域得到广泛应用，C语言的许多语言要素已经被许多人习惯。一种与C语言相似的硬件描述语言，可以让电路设计人员更容易学习和接受。不过，Verilog与C语言还是存在许多差别。另外，作为一种与普通计算机编程语言不同的硬件描述语言，它还具有一些独特的语言要素，例如向量形式的线网和寄存器、过程中的非阻塞赋值等。总的来说，具备C语言的设计人员将能够很快掌握Verilog硬件描述语言。

3. Verilog HDL的最大特点就是易学易用，如果有C语言的编程经验，可以在一个较短的时间内很快的学习和掌握，因而可以把Verilog HDL内容安排在与ASIC设计等相关课程内部进行讲授，由于HDL语言本身是专门面向硬件与系统设计的，这样的安排可以使学习者同时获得设计实际电路的经验。与之相比，VHDL的学习要困难一些。但Verilog HDL较自由的语法，也容易造成初学者犯一些错误，这一点要注意。

4. 在我国所能接触到的企业来讲，应该是用Verilog语言多于用VHDL语言。

追问

我们专业就是学校组织了一个培训，是一个公司(至芯科技)到我们学校培训的，就是寒假有一个报班的要2500上二十多天，说是做活动才上那么久，要是平时就2500上四天，这个可靠吗？

追答

外面的培训费用是比较高的，2500元上四天也不算离谱。关键看它派出来的是什么样的培训师资，培训用的实验室设备是谁准备的、还有这个班有多少学员等。顺便问一下，你们是什么学校什么专业？

追问

华北水利水电大学通信专业，但是这次寒假它培训20多天2500元，

追答

　　嗯！如果经济上没什么压力那就好好学学吧，毕竟与自学相比学习效率应该会更高一些，而时间也是挺宝贵的。大脑的投资是最有效的投资了！

追问

嗯嗯，谢谢了！