用Verilog HDL语言设计带异步清0(低电平有效)、异步置1(高电平有效)、时钟使能(高电平有效)的D触发器。 100
用VerilogHDL语言设计带异步清0(低电平有效)、异步置1(高电平有效)、时钟使能(高电平有效)的D触发器。...
用Verilog HDL语言设计带异步清0(低电平有效)、异步置1(高电平有效)、时钟使能(高电平有效)的D触发器。
展开
1个回答
展开全部
如核裂判源和下，改改该D触发器输入为clk，rst_n，set，d。输出为q
module d_flipflop (input clk , input rst_n , input set , input d , output reg q);
always @ (posedge clk or negedge rst_n or posedge set) begin
if (~rst_n) q <= 1'b0;
else if (set) q <= 1'b1;
else q <= d;
end
endmodule
module d_flipflop (input clk , input rst_n , input set , input d , output reg q);
always @ (posedge clk or negedge rst_n or posedge set) begin
if (~rst_n) q <= 1'b0;
else if (set) q <= 1'b1;
else q <= d;
end
endmodule
追问
使能端呢？
本回答被网友采纳
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
|
广告 您可能关注的内容 |
