Xilinx PlanAhead是什么 5

 我来答
nust_bobo
2010-11-11 · TA获得超过452个赞
知道小有建树答主
回答量:87
采纳率:0%
帮助的人:0
展开全部
下面摘了PlanAhead培训教程的前面介绍部分,PlanAhead在ISE11.1以后的版本都已经内嵌ISE,在P&D步骤后就可以打开。这时PlanAhead引入的是ncd网表文件,可以看工程在FPGA布局布线情况,如果时序分析不好,可以给关键路径划分Pblock优先布局布线,从而达到时序要求。同样,PlanAhead还可以引入ucf等文件在IO分配时给出参考。具体的介绍可以去xilinx网站下载userguide。
The PlanAhead™ software is a design analysis and visualization tool. The tool sits between synthesis and implementation. Any commercially available synthesized EDIF and UCF can be used as input.
It also outputs EDIF and UCF for implementation. Once implemented, the results can be imported into the PlanAhead software for further analysis and floorplanning. No Xilinx ISE software tools need to be run prior to starting the PlanAhead software.
Some designers do not even floorplan. They use the PlanAhead software to analyze implementation results. With this physical information, they can understand what RTL changes may be needed to meet the design objectives.
本回答被网友采纳
已赞过 已踩过<
你对这个回答的评价是?
评论 收起
匿名用户
2018-07-01
展开全部

PlanAhead提供了一个 RTL 到比特流设计流程,具有新的改进用户界面和项目管理功能。 借助于 PlanAhead 软件,您可以通过查看实现和时序结果轻松地分析关键逻辑,并且利用布局规划、约束修改和多种综合与实现设置进行有针对性的决策,从而提升设计性能。它具有大量的设计探索与分析特性,能够帮助您在 RTL 编码和综合与实现之间的进行折中。                         通过整合 ISE 项目浏览器(Project Navigator)而变得方便使用,PlanAhead 软件扩展了逻辑设计流程方法,能够帮助您通过布局规划、多个实现进程、层次化探索、快速时序分析和基于模块的实现来发挥设计的最大优势。 PlanAhead 软件还提供了一种创建&插入 ChipScope Pro 调试内核的简便方法来简化片上验证流程。

有如下功能

  1. RTL、 IP、EDK 和 DSP 的设计入门

  2. 设计验证

  3. 简化的引脚规划

  4. 综合与实施管理

  5. 设计分析与布局规划

  6. 设计调试

  7. 层次化设计方法

  8. 信号完整性分析

  9. 时序分析

以上内容来自“赛灵思”官网

已赞过 已踩过<
你对这个回答的评价是?
评论 收起
匿名用户
2010-11-07
展开全部
这个用来做时钟约束和区域约束的
已赞过 已踩过<
你对这个回答的评价是?
评论 收起
收起 2条折叠回答
推荐律师服务: 若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询

为你推荐:

下载百度知道APP,抢鲜体验
使用百度知道APP,立即抢鲜体验。你的手机镜头里或许有别人想知道的答案。
扫描二维码下载
×

类别

我们会通过消息、邮箱等方式尽快将举报结果通知您。

说明

0/200

提交
取消

辅 助

模 式