Question

VHDL高手进！！ 考试题目 急！！ 分都给你

1、用VHDL语言设计如图所示的的电路。要求：
（1）写出正确的VHDL程序。
（2）clk为25Mhz的时钟信号，画出I输入为1010时Q1、Q2、Q3、Q4的波形。
（3）说明此电路的功能。
6点考试结束 告诉速度了啊 ~~

Answer 1

哈，不好意思，现在才看到，过了时间了，不过既然看到了，就按我的思路解决下你的问题

library ieee;

use ieee.std_logic_1164.all;

entity ii is

port(clk:in std_logic;

       i:in std_logic_vector(3 downto 0);

       O:out std_logic_vector(3 downto 0));

end entity;

architecture art of ii is

signal Q1,Q2,Q3,Q4:std_logic_vector(3 downto 0);

begin

 process(clk)

  begin

   if clk'event and clk='1' then

    Q1<=i;Q2<=Q1;Q3<=Q2;Q4<=Q3;O<=Q4;

   end if;

 end process;

end art;

实现的功能 就是延时作用，将I延时了4个时钟最后输出！

Answer 2

呵呵，才看到，Sorry。

反正过了，不如分数给我吧