Question

各位高手，我在看夏宇闻的《Verilog 数字系统设计教程》第2版,苦心学习228页第16章关于eeprom的例子，

却发现程序有错误，至今没能彻底搞懂，能为仁兄有正确无误的程序，还望赐教！！！悬赏30分
哪位？
发现里面好多程序都有错误，那点错误，就像馒头里德苍蝇，搞印刷的太不负责了！！！

Answer 1

有需要程序的吗？刚刚用vivado调通了。其他我都没改，就是书中的module EEPROM(scl, sda); 中，下面这段程序else 后面应为state=2'b11;这样才可以进入读操作。
casex(State)
2'b01:
begin
read_in;
if(ctrl_byte==w7||ctrl_byte==w6||ctrl_byte==w5
||ctrl_byte==w4||ctrl_byte==w3||ctrl_byte==w2
||ctrl_byte==w1||ctrl_byte==w0)
begin
State = 2'b10;
write_to_eeprm; //写操作
end
else
State = 2'b00;
end

Answer 2

那么大的程序，错误时难免的，
建议从小程序开始学习，同时要动手实践，做FPGA的真正逻辑。
另外，有误的程序可以根据综合器的编译信息来修改，很容易纠正的。

Answer 3

兄弟，解决了没，我也困惑，求解释

Answer 4

这本书里的错误是挺多的，耽误了不少时间！让人头痛！