fpga中例化的RAM,怎么看里面的数据

 我来答
班丘元绿36
2016-05-23 · TA获得超过695个赞
知道小有建树答主
回答量:810
采纳率:100%
帮助的人:220万
展开全部
建议不要用IP core生成RAM,而是自己写一个ram文件,这样综合后仿真就可以看到内容了。给出一个双口RAM的例子
module ram_dual(q, addr_in, addr_out, d, we, clk1, clk2);
output[7:0] q;
input [7:0] d;
input [6:0] addr_in;
input [6:0] addr_out;
input we, clk1, clk2;

reg [6:0] addr_out_reg;
reg [7:0] q;
reg [7:0] mem [127:0];

always @(posedge clk1) begin
if (we)
mem[addr_in] <= d;
end

always @(posedge clk2) begin
q <= mem[addr_out_reg];
addr_out_reg <= addr_out;
end

endmodule
综合工具自动会采用相应的内存块等等实现,也平台无关,通用性较好。
已赞过 已踩过<
你对这个回答的评价是?
评论 收起
推荐律师服务: 若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询

为你推荐:

下载百度知道APP,抢鲜体验
使用百度知道APP,立即抢鲜体验。你的手机镜头里或许有别人想知道的答案。
扫描二维码下载
×

类别

我们会通过消息、邮箱等方式尽快将举报结果通知您。

说明

0/200

提交
取消

辅 助

模 式