vhdl中怎么元件例化？
1个回答
展开全部
首先在结构体中声明元件:
COMPONENT <元件名>
GENERIC(类属参数说明)；
PORT(端口参数列表)；
END COMPONENT;
[<标号>:] <元件名> [GENERIC MAP(参数映射);]
PORT MAP(端口映射)；
例如：
COMPONENT and_gate
GENERIC (delay : time);
PORT(a , b : in std_logic;
c : out std_logic);
END COMPONENT;
U1: and_gate GENERIC MAP (10ns);
PORT MAP(in1=>a,in2=>b,out=>c);
COMPONENT <元件名>
GENERIC(类属参数说明)；
PORT(端口参数列表)；
END COMPONENT;
[<标号>:] <元件名> [GENERIC MAP(参数映射);]
PORT MAP(端口映射)；
例如：
COMPONENT and_gate
GENERIC (delay : time);
PORT(a , b : in std_logic;
c : out std_logic);
END COMPONENT;
U1: and_gate GENERIC MAP (10ns);
PORT MAP(in1=>a,in2=>b,out=>c);
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
威孚半导体技术
2024-08-19 广告
威孚（苏州）半导体技术有限公司是一家专注生产、研发、销售晶圆传输设备整机模块（EFEM/SORTER）及核心零部件的高科技半导体公司。公司核心团队均拥有多年半导体行业从业经验，其中技术团队成员博士、硕士学历占比80%以上，依托丰富的软件底层...
点击进入详情页
本回答由威孚半导体技术提供
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
