Question

verilog语言中~和!区别

如题，我见到产生时钟信号是 always #50 clock=~clock;
产生选通信号变化却是 always #10000 select=!select;
不明白有什么不同，求指点

Answer 1

1.~ 按位取反 比如：11110 取反后卫00001
2.！逻辑取反 ，如！非0 为0 ！0 为1

Answer 2

~ 按位取反 比如：11110 取反后卫00001
！逻辑取反 ，如 ！非0 为0 ！0 为1

Answer 3

~ 逻辑取反 A = 1'b0; ~A = 1'b1;
！逻辑非