在cadence ic版图设计中tsmc工艺库里各层名称对应的相关功能是什么?例如Nwell是N阱层
2个回答
2010-11-27
展开全部
这和你现在使用的具体工艺库有关。
以tsmc65N为例:PO是poly多晶硅,OD+NP是N+,OD+PP是P+,NW是N井,M1~8是金属1~8,比较常用的就这些吧貌似。
以tsmc65N为例:PO是poly多晶硅,OD+NP是N+,OD+PP是P+,NW是N井,M1~8是金属1~8,比较常用的就这些吧貌似。
展开全部
一般的工艺上来说,基本的层次会有以下一些:
DNW:深N阱层,主要是起隔离的作用
Nwell:N阱层 ,主要是用来做衬底和隔离
diff:有源区层,主要是用来做mos管的源、漏和衬底接触。
poly1:多晶硅层,主要用来做mos管的栅极,电阻,电容等。
cont:通孔
metal:金属1
via12:通孔
metal2:金属2
via23:通孔
metal3:金属3
。。。
以下的基本就是一些金属和通孔了,主要就是为了连接相关 的电路,实现一定的功能。希望能够帮到你。
DNW:深N阱层,主要是起隔离的作用
Nwell:N阱层 ,主要是用来做衬底和隔离
diff:有源区层,主要是用来做mos管的源、漏和衬底接触。
poly1:多晶硅层,主要用来做mos管的栅极,电阻,电容等。
cont:通孔
metal:金属1
via12:通孔
metal2:金属2
via23:通孔
metal3:金属3
。。。
以下的基本就是一些金属和通孔了,主要就是为了连接相关 的电路,实现一定的功能。希望能够帮到你。
本回答被提问者和网友采纳
已赞过
已踩过<
评论
收起
你对这个回答的评价是?
推荐律师服务:
若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询