Question

quartus中调用modelsim仿真,测试脚本中只有输入输出信号，添加某些中间变量后，发现其输出波形一直为X

怎么解决这个问题，在测试脚本中给某些信号激励需要用到源程序中的某些量，直接将这些量添加到测试脚本中发现其一直为X，似乎与源程序中的这个量没有联系起来

Answer 1

这些中间变量添加到测试脚本的路径是不是有问题，仔细检查一下，最好从源头一点点查看。找到出问题的地方

追问

路径？我这个是使用quartus中的start test bench writer 生成的测试脚本，但是里头只有输入输出，与是我就自己我里头加了一个源程序的标志位变量

追答

测试脚本只有输入输出？其余的需要自己定义吧？把你的testbench贴出来看看

追问

测试脚本就是给输入一些激励，没做其他的，但是有些激励是在一些标志位的控制下送数据的，而这些在testbench中没有，与是我自己添加进去了，但是发现这些中间变量似乎根本就没有与源程序中的联系起来，应为输出一直为X

追答

你添加进去的格式是不是对啊，中间变量在顶层吗？有模块层次吧？

追问

不懂，模块层次？我就是在上面声明了一下，下面就开始用了

追答

你是FPGA综合之后的代码？声明之后，testbench中变量赋值了吗？赋值之后还是输出X?

追问

是啊，我感觉这也没什么区别

追答

那就不对啊，你在testbench里面赋值了，不可能没信号，除非你名称搞错了

追问

在testbench中我没有给这个中间变量赋值，只进行了一下声明，我想这个会随着源程序中的变化而变化

追答

那怎么可能啊？只是声明一下，怎么会变化？这个变量是源程序里面本来就有的吗？
如果要调用源程序里面的变量，应该可以采用module名称加"."变量名，然后把它赋给你声明的变量才行吧。

追问

是源程序中的，我是想testbench中用到这个变量，根据这个值来给输入激励，但是直接用的话会报错，所以我就声明了一下

追答

例如：如果源程序模块名module top;内部变量为test;testbench声明变量test1;
你可以在testbench中定义：test1 = top.test;
你只声明，不赋值，肯定不能联系到一起啊。