Question

vhdl功能仿真和时序仿真的区别

Answer 1

功能仿真只考虑电路模块的逻辑功能是否达到设计要求，而不考虑器件的延迟；时序仿真则不仅考虑电路模块的逻辑功能是否达到设计要求，还要考虑器件的延迟对电路模块的影响。功能仿真仅对电路功能进行验证，而时序仿真则对电路功能和性能同时进行验证。所以对同一个电路模块而言，功能仿真时间比时序仿真时间要短。