为什么TTL与非门输入端悬空相当于接高电平?实际电路中,闲置管脚应如何处理?
展开全部
为什么TTL与非门输入端悬空相当于接高电平?
输入悬空,必须相当于逻辑 1 呀!
难道,还能相当于 0 吗?
如果相当于 0,那么,输入端接地,又该相当什么呢?
悬空相当于 1,这肯定是正确的逻辑关系。
电路内部,必须按照这种关系来设计。
有些人,是从现成的内部电路分析,才得出 1!
这些人,根本就不懂电路设计。
已赞过
已踩过<
评论
收起
你对这个回答的评价是?
展开全部
从原理图上看,如TTL与非门的输入端是NPN 三极管的发射极,三极管的基极有电阻接电源VCC,
当三极管的输入端悬空时,三极管的基极到发射极无电流,三极管截止,通过放大反相使得输出为低电平.所以输入端悬空相当于逻辑高电平.实际电路中TTL与非门输入端可以悬空.
实际电路中,与非门、与门闲置的输入端管脚应接到高电平(即通过电阻接到电源正电压),或非门、或门闲置的输入端管脚应接到低电平(即通过电阻接到电源地)。
当三极管的输入端悬空时,三极管的基极到发射极无电流,三极管截止,通过放大反相使得输出为低电平.所以输入端悬空相当于逻辑高电平.实际电路中TTL与非门输入端可以悬空.
实际电路中,与非门、与门闲置的输入端管脚应接到高电平(即通过电阻接到电源正电压),或非门、或门闲置的输入端管脚应接到低电平(即通过电阻接到电源地)。
已赞过
已踩过<
评论
收起
你对这个回答的评价是?
推荐律师服务:
若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询