Question

xilinx FPGA 的时钟管理模块是什么，V5和V6有什么区别？

Answer 1

Virtex-5 时钟管理模块CMT能提供非常灵活的高性能时钟控制。每个 CMT 包含两个 DCM
和一个 PLL。DCM位于 CMT 模块当中。每个 CMT 模块包含两个 DCM 和一个 PLL。
Virtex-6 时钟管理模块CMT做了改变，包括2个混合模式时钟管理（ two Mixed-Mode Clock
Managers ）简称MMCM。MMCM是由PLL组成，这个结构类似Virtex-5 FPGAs 增强功能。

Answer 2

时钟管理模块顾名思义就是专门用来管理时钟信号的，时钟管理模块是FPGA内部受限制的硬件资源，资源有限。xilinx教新的FPGA系列都有4到8个时钟管理单元。xilinx一般采用数字时钟管理方式就是所谓的DCM，V5已经有模拟的时钟管理器PLL。外部时钟利用DCM或PLL可以进行分频或倍频以及移向等操作使用很方便，FPGA内部的DCM实际上可以是一种称作管理时钟的硬核其位置是固定的，所以利用DCM的时钟必须存指定的全局时钟信号脚输入才行。
不知道说清楚没有，针对你使用的芯片建议你参考对应型号的用户手册，里面有非常纤细的介绍...

Answer 3

你说的是外部还是内部？
内部V5有DCM和PLL；V6只有PLL。（DCM性能不如PLL）
Rocket还有它们各自独立的几十倍的PLL。
外部晶振应该使用Xilinx推荐的芯片。