VHDL程序仿真不出波形
能编译成功，能创建symbol，但是如图一样，就是出不来输出波形。程序是关于HDB3编码器的插V模块设计。先行谢谢各位大大...
能编译成功，能创建symbol，但是如图一样，就是出不来输出波形。程序是关于HDB3编码器的插V模块设计。先行谢谢各位大大
展开
1个回答
展开全部
你的描述存在下列问题：1.每个clkin的边沿temp做一次+1运算，那么temp就应当是一个寄存器，需要用signal而不应当用variable；2.每次计数不应当是计满48M次翻转一次，而应当是计满24M次翻转一次。
追问
这个我没用到variable啊，你确定是真的看过代码了吗？
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
