系统时钟为50MHz，用Verilog代码怎样将其分频至1/100s?
1个回答
展开全部
module S20 (clk,rst,clk_out);
input clk,rst;
output clk_out;
reg clk_out;
reg [4:0] count1;
always@( posedge clk or negedge rst)
if ( !rst )
begin
count1 <= 0;
clk_out<= 0;
end
else
begin
if (count1 < 20)
begin
count1 <= count1+1;
if (count1>=10)
clk_out <=1;
else
clk_out <=0;
end
else
count1 <=0;
end
endmodule
clk_out为输出引脚，rst复位，clk为输入，进行20次计数实现分频，占空比1：1
input clk,rst;
output clk_out;
reg clk_out;
reg [4:0] count1;
always@( posedge clk or negedge rst)
if ( !rst )
begin
count1 <= 0;
clk_out<= 0;
end
else
begin
if (count1 < 20)
begin
count1 <= count1+1;
if (count1>=10)
clk_out <=1;
else
clk_out <=0;
end
else
count1 <=0;
end
endmodule
clk_out为输出引脚，rst复位，clk为输入，进行20次计数实现分频，占空比1：1
本回答被提问者采纳
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
网易云信
2023-12-06 广告
信令SDK是网易云信提供的稳定可靠的信令通道，可用于搭建音视频场景下的呼叫邀请机制。用户可登录云信控制台自助开通，开通路径：选择应用->功能配置->基础功能->信令。...
点击进入详情页
本回答由网易云信提供
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
