Question

VHDL，基于FPGA数字密码锁设计，利用Quartus II软件实现。

基本要求：
（1）开锁密码为四位十进制数（自己定义），预先存放在锁中。系统采用4位LED 显示，正常待机状态时没有显示。
（2）按任意一个键后，系统进入等待状态，显示0000，此时若按密码输入键就将此刻外接四位输入数据线线上的一个十进制数字读入，将先前输入的数据左移一位，最末位加入刚输入的数据后显示，读入数字超过4个时，只保留最近输入的四个数；若按一下删除键可以消除刚输入的数字，数据右移一位，高位补0。若按确认键，将读入的4位数字与系统密码比较，正确的话开锁，数码管都显示“P”，不正确就显示“E”,拒绝开锁。（3）连续尝试3次没有能开锁进入死锁状态，拒绝接受输入，同时发出报警信号，显示“F”。3分钟后停止报警，又恢复到正常待机状态，可以重新接受密码输入。（
PS：高手速度帮忙。可以发邮箱cx402958559@163.com。期末作业，十万火急！！拜谢！

Answer 1

这种小程序还是自己做吧