verilog 不用计数如何实现四分频,本人想二分频产生的时钟沿来实现不知道能否实现,求大神指点一二。

请看程序问题处在何处... 请看程序问题处在何处 展开
 我来答
hsboyfxj
2014-05-13
知道答主
回答量:44
采纳率:0%
帮助的人:16.6万
展开全部
这样也是可以的。
更多追问追答
追问
仿真结果只有二分频的时序图,但四分频是没有的。达不到自己的想要的功能。
追答
你是说clk_out没有输出?
已赞过 已踩过<
你对这个回答的评价是?
评论 收起
瑞地测控
2024-08-12 广告
苏州瑞地测控技术有限公司成立于2015年17月,致力于提供基于同步网络的测试和控制系统;为工程师提供电气和物理量测量、控制、仿真和记录的工具;使其能够方便的定义测试设备,获取精准可信赖的数字化资源,应对更高协同性、更大空间、更大带宽和更多领... 点击进入详情页
本回答由瑞地测控提供
dreamdh916
2014-05-15 · TA获得超过610个赞
知道小有建树答主
回答量:272
采纳率:0%
帮助的人:192万
展开全部
用pll锁相环,多少都能锁出来
已赞过 已踩过<
你对这个回答的评价是?
评论 收起
推荐律师服务: 若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询

为你推荐:

下载百度知道APP,抢鲜体验
使用百度知道APP,立即抢鲜体验。你的手机镜头里或许有别人想知道的答案。
扫描二维码下载
×

类别

我们会通过消息、邮箱等方式尽快将举报结果通知您。

说明

0/200

提交
取消

辅 助

模 式