如何在FPGA设计环境中加时序约束 SDC

 我来答
jv...5@sohu.com
2017-02-19 · TA获得超过307个赞
知道小有建树答主
回答量:298
采纳率:60%
帮助的人:47.4万
展开全部
一些简单的CLK时钟约束,直接用GUI,限制多CLK周期的一般都是直接在SDC里面敲了,GUI搞点简单的约束,还是可以。
推荐律师服务: 若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询

为你推荐:

下载百度知道APP,抢鲜体验
使用百度知道APP,立即抢鲜体验。你的手机镜头里或许有别人想知道的答案。
扫描二维码下载
×

类别

我们会通过消息、邮箱等方式尽快将举报结果通知您。

说明

0/200

提交
取消

辅 助

模 式