晶振频率是由什么因素决定的?如何获得更高更稳定的频率?
1个回答
展开全部
晶振可以产生CPU执行命令时需要的时钟频率信号。时钟信号的频率越高,CPU的运行速度也就越快。标称频率用来描述这种周期性的输出信号,是工程师选购晶振时必须提供的一个参数。
晶体的振动频率和晶片的厚度,面积,切割方式有关。由于工艺的限制和晶片破裂的风险,晶片不能无限的薄。为了提高晶振的频率,除了使用小尺寸的晶片,也可以使用泛音晶体。
20MHz基频的晶片,经过五次泛音就可达到100MHz。从而,几十兆赫兹基频的晶片就可以产生上百兆赫兹的稳定振荡频率。
通信系统的发展是和通信设备,电子器件,计算机技术的发展紧密相关。例如,移动通信网络发展中的第五代网络5G在理论上传输速度每秒钟能够达到数十GB。
如果需要更高更稳定的输出频率,可以使用锁相环PLL(Phase Locked Loop)将低频晶振进行倍频到1GHz以上的标称频率。
PLL由以下几部分组成:压控振荡器(Voltage Controlled Oscillator); 相位比较器(PFC:Phase Frequency Comparator); 基准频率振荡器(Crystal Oscillator); 回路滤波器(Loop Filter)。
晶体的振动频率和晶片的厚度,面积,切割方式有关。由于工艺的限制和晶片破裂的风险,晶片不能无限的薄。为了提高晶振的频率,除了使用小尺寸的晶片,也可以使用泛音晶体。
20MHz基频的晶片,经过五次泛音就可达到100MHz。从而,几十兆赫兹基频的晶片就可以产生上百兆赫兹的稳定振荡频率。
通信系统的发展是和通信设备,电子器件,计算机技术的发展紧密相关。例如,移动通信网络发展中的第五代网络5G在理论上传输速度每秒钟能够达到数十GB。
如果需要更高更稳定的输出频率,可以使用锁相环PLL(Phase Locked Loop)将低频晶振进行倍频到1GHz以上的标称频率。
PLL由以下几部分组成:压控振荡器(Voltage Controlled Oscillator); 相位比较器(PFC:Phase Frequency Comparator); 基准频率振荡器(Crystal Oscillator); 回路滤波器(Loop Filter)。
已赞过
已踩过<
评论
收起
你对这个回答的评价是?
推荐律师服务:
若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询