EDA的数字钟设计报告 使用verilog hdl语言编写
要求1、能直接显示小时、分、秒，其中小时为以二十四为计数周期；2、当电路发生走时错误时，要求电路有校时功能，可以对时、分单独校正；3、具有闹钟功能，即输入想要定时的时间，...
要求 1、 能直接显示小时、分、秒，其中小时为以二十四为计数周期；
2、 当电路发生走时错误时，要求电路有校时功能，可以对时、分单独校正；
3、 具有闹钟功能，即输入想要定时的时间，当时钟到达该时间时报警，系统可由灯亮代表报警信号。 展开
2、 当电路发生走时错误时，要求电路有校时功能，可以对时、分单独校正；
3、 具有闹钟功能，即输入想要定时的时间，当时钟到达该时间时报警，系统可由灯亮代表报警信号。 展开
3个回答
展开全部
给个邮箱发给你
本回答被提问者采纳
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
展开全部
我是用C语言和C++和汇编语言编程的 你说的EDA，电路我不太懂
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
展开全部
这个其实蛮简单的，但是怎么没有联系方式啊
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
