Question

一个组相联映射的Cache，有128块，每组4块，主存共有16384块，每块64个字，则主存地址共几位，要详细分配

Answer 1

20位。

先将Cache分组,组数=128/4=32，故Cache组地址占5位,块内地址占6位,块地址占两位，故Cache地址共5+6+2=13位。主存=16384*64=2^20字；故按字编制,主存地址为（20）位。

由于采用的是第一种组相连映射,即组相连映射关系为：i=j mod Q(i为Cache组号,j为主存块号,Q为Cache组数，故组地址为（5位）（如果按字节编址,块内地址位数增1,Cache地址位数增1,主存位数也增1） 。

如果采用第二种全相连映射方法,则先将主存按照Cache大小分区,共128个区,故区号占7位,再将每个区分组,每个区内的组数和Cache的组数相等（32组）故组地址占5位,每组有4个块,故块地址为2位。

块内地址同第一种全相连映射方法中块内地址长度相同,主存地址=区号+组号+组内块号+块内地址.故按字编址,主存地址=7+5+2+6=20（位）（按字节编址时块内地址为6位,故主存地址为21位）Cache地址=组号+组内块号+块内地址=5+2+6=13位（按字节编址时为14位）。

扩展资料：

内存地址区分

1、逻辑地址

机器语言指令仍用这种地址指定一个操作数的地址或一条指令的地址。这种寻址方式在Intel的分段结构中表现得尤为具体，它使得MS-DOS或Windows程序员把程序分为若干段。每个逻辑地址都由一个段和偏移量组成。

2、线性地址

针对32位CPU，线性地址是一个32位的无符号整数，可以表达高达232（4GB）的地址。通常用16进制表示线性地址，其取值范围为0x00000000～0xffffffff。对64位CPU，线性地址是一个64位的无符号整数，可以表达高达264。

3、物理地址

也就是内存单元的实际地址，用于芯片级内存单元寻址。物理地址也由32位无符号整数表示。

参考资料：百度百科-内存地址

参考资料：百度百科-地址映射

Answer 2

引用f510096012的回答：
一个组相联映射的Cache，有128块，每组4块，主存共有16384块，每块64个字，则主存地址共（20 ）位，其中主存字块标记应为（ 6 ）位，组地址应为（ 2 ）位，Cache地址共（ 13 ）位。

一个组相联映射的Cache，有128块，每组4块，主存共有16384块，每块64个字，则主存地址共（ 20 ）位，其中组地址应为 5 位（ 128/4=32组，组地址位数d=5 ），主存字块标记应为 9 位（ 总块数16384=2^14 , s=14; 标记位数=s-d=9位 ），Cache地址共 13 位（ Cache地址=组号+组内块号+块内地址=5+2+6=13位 ）。

Answer 3

一个组相联映射的Cache，有128块，每组4块，主存共有16384块，每块64个字，则主存地址共（20 ）位，其中主存字块标记应为（ 6 ）位，组地址应为（ 2 ）位，Cache地址共（ 13 ）位。

Answer 4

一个组相联映射的Cache，有128块，每组4块，主存共有16384块，每块64个字，则主存地址共（20 ）位，其中主存字块标记应为（9 ）位，组地址应为（5）位，Cache地址共（ 13 ）位。

Answer 5

主存地址共（20 )位,其中主存字块标记应为（ 8 ）位，组地址应为（ 5 ）位，Cache地址共（ 7）位。