Question

利用VHDL设计，顶层文件为.bdf图形文件，调用modelsim输出无结果，出现warning，为什么？

然后编写了一个同功能的.vhd的顶层文件，调用modelsim仿真输出正确结果，bdf图形顶层文件为什么会出现这种问题?
问题提示：Warning: (vsim-3473) Component instance "i1 : xxx" is not bound.其中xxx为顶层实体名。是哪里出问题了，该怎么解决呢，请各位高手指点？
这是利用Quartus II进行的设计，顶层文件应该可以是.bdf或.vhd的啊，我并没有把testbench设为顶层，请问具体解决方法是怎样的呢？

Answer 1

我发现用代码写顶层文件，然后用testbench仿真，一切ok。但是画原理图，用testbench仿真，却老出错： ** Warning: (vsim-3473) Component instance "i1 : block2" is not bound.请问遇到过相同的情况吗？ 我都是从quartus ii 11.0中调用modelsim的。所以，你可以用原理图生成.vhd文件，然后再进行仿真就ok了。

Answer 2

你这个实际的顶层是testbench吧。看提示，你是把XXX顶层进行了例化。

所以我觉得原因可能是你的xxx和test不在一个库里。
也有可能是你的xxx没有编译。