Verilog中，如何实现一个module调用另一个module中的reg变量？ 10
2个回答
展开全部
不能调用，只能拉到各自输入输出口再连接。
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
展开全部
module A ;
reg a;
endmodule
module top;
wire b;
A u_A();
assign b = u_A.a; // 这就是你要的
reg a;
endmodule
module top;
wire b;
A u_A();
assign b = u_A.a; // 这就是你要的
本回答被网友采纳
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
