Question

quartus 11.0在编译的时候出现错误要怎么解决？

quartus 11.0在编译的时候出现Error: Current license file does not support the EP2C5F256C6 device！这种情况要怎么办？

Answer 1

一个是时序约束，另一个就是逻辑锁定。时序约束是按照你的时序要求去布局布线。而逻辑锁定则是指设计者将某个模块或者某个网络指定在器件的某个位置。尽管有时序约束，但综合器也不能保证每次都能达到要求；而只有当逻辑锁定后，它能保证被锁定的模块在下一次综合不被改变。

Quartus是一个集成的EDA（电子自动化）开发软件。

1.设计输入：VHDL语言描述在状态机，控制逻辑，总线功能方面较强；而原理图输入顶层设计，数据通路逻辑方面有图形化强，功能明确的特点。

2.综合和分析：先进行语法的分析和校正，依据逻辑设计描述和各种约束条件进行编译，优化，转化和综合。最终获得门级电路甚至更底层的电路描述网表文件。

3.仿真：包括了功能仿真和时序仿真。功能仿真是直接对VHDL，原理图描述的逻辑功能进行测试，看是否满足了功能要求，不涉及具体器件的硬件特性。时序仿真：接近真实器件特性的仿真，仿真精度高。Quartus可以通过建立和编辑波形文件，来执行模拟分析。

4.布局布线：目的是将综合后产生的网表文件配置与指定的器件中，使之产生最终的下载文件。

5.时序分析；分析逻辑的性能，协助时序分析，验证驱动芯片外信号的时钟至管脚延时。

6.引脚锁定及下载：硬件的测试，将输入输出信号锁定在引脚上，通过编程电缆向CPLD进行下载。