怎么知道一个时序逻辑电路是上升沿有效还是下降沿有效？
展开全部
看逻辑图，有三角的就是上升沿触发。
本回答被提问者采纳
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
展开全部
时序电路是一种输出不仅与当前的输入有关，而且与其输出状态的原始状态有关。这提选择c。因为译码器是组合逻辑电路。
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
展开全部
1,0看那个有输出
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
更多回答（1）
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
