Question

verilog的问题

在下面的程序段中，当AFRESS的值等于5'0X000时，问casex执行完后A和B的值分别是多少？

A=0;
B=0;
casex(ADRESS)
5'b00???: A=1;
5'b01???: B=1;
5'b10?00,5'b11?00:
begin
A=1;
B=1;
end
end case
为什么答案是A=1 B=0 ?

Answer 1

果是的话。
下面或许对你有帮助~~~

JMP:是单片机或者微机里面比较常用的一个指令。有了他，你就可以随意的跳转到你所要的地方。但是JMP只是微机中常用的。

先岔开下话题,JMP机制原则：
微机中真正的工作区域很小，大部分都是内存，你所写入的程序同样也是写入内存中的。而且默认的是顺序执行。那么当遇到JUMP指令以后,CPU自动转向对应的内存地址，然后从这个地址以后开始顺序执行。直到遇到下个JMP对吧。

好，那么现在看看可编程逻辑器件。
用Verilog，首先需要注意的是！！verilog是用来搭电路的。而不像单片机往内存中写东西的。
可编程逻辑器件中没有指令的概念，有的只是逻辑门。与或非和异或。还附带有触发器，块状的RAM。
这里的RAM不是像单片机一样存放指令的，他所做的只是缓存数据。而且你要控制他。必须是需要在外部使用额外的逻辑电路去控制。

单片机和Verilog从代码上看会觉得混淆。
但是如果从上一层看的话，单片机是在设定好的硬件上按照预先设定的指令集来工作的。而可编程逻辑器件是用来生成电路的。也许你说的一个JMP命令可能是一个部分的问题。但是如果你能把你的汇编程序啃下来。了解他到底真正做了什么。可能写Verilog就比较顺手了。Verilog中只有一个接一个的信号。信号与信号之间通过逻辑相连。

Answer 2

case情况下都符合条件的话，执行结果是逻辑上延时小的。c当ase判断虽是并行的，但实际综合实现时写在前面的延时相对小些。所以，上述情况一上来就满足了条件，执行了
5'b00???: A=1;
结果如是。

另外，casex好像不能综合，程序时尽量少用。完全可以直接用case代替，只不过多写几种情况的代码罢了。