Question

Xilinx ISE中提示：

ERROR:HDLParsers:3482 - Could not resolve instantiated unit adder17 in Verilog module work/adder in any library。请问什么原因？

Answer 1

这是找不到你的adder17模块了吧？你检查看看模块是否已经编写或者添加进了你的工程