Verilog HDL与FPGA是什么关系啊?
3个回答
展开全部
verilog HDL (hard description language)是硬件描述语言的一种,用于数字电子系统设计,该语言允许设计者进行各种级别的逻辑设计,进行数字逻辑系统的仿真验证、时序分析、逻辑综合。据统计,目前在美国硅谷约有90%以上的ASIC和FPGA已经采用verilog硬件描述语言方法进行设计。
参考资料: verilog 数字系统设计教程【第2版】
本回答被提问者采纳
已赞过
已踩过<
评论
收起
你对这个回答的评价是?
展开全部
verilog是FPGA的编程语言之一
已赞过
已踩过<
评论
收起
你对这个回答的评价是?
推荐律师服务:
若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询