Question

VHDL元件例化语句中，如何实现一个元件的端口输出，连接到一个元件和一个输出。如图中DOUT连接A

VHDL元件例化语句中，如何实现一个元件的端口输出，连接到一个元件和一个输出。如图中DOUT连接A和输出的DOUT，描述连接方式即可，不需给出全部程序。让我懂了追加50

Answer 1

当然可以不一样，顶层文件例化是将两个端口对应连接在一起，若该信号在当前模块中没有用到always语句等必须要reg型的 那是要用wire型的，因为他们是连线(将各个模块端口连接起来)，而你说的原型模块那是设计时实现内部功能的，根据需求来定义数据类型。他们两个有对应关系却是不一样的东西。所以LZ多虑了

Answer 2

在结构体下面写：
component 实体名 is
port()注明类型，要用到你所用的实体里面的端口。再end.
后面需要映射
U： 实体名 port map（把与上面端口需要映射的填在里面就好了）
这样基本完成了，别的地方按照正常编写。

Answer 3

去图书馆找VHDL的书，找component语句，然后看书最后的例子里面是怎么使用component语句的，瞬间你就明白了！