用3/8译码器74LS138和门电路构成全加器,写出逻辑表达式,画出电路图,求解,
展开全部
首先得弄清楚全加器的原理,你这里说的应该是设计1位的全加器。
全加器有3个输入端:a,b,ci;有2个输出端:s,co.
与3-8译码器比较,3-8译码器有3个数据输入端:A,B,C;3个使能端;8个输出端,OUT(0-7)。
这里可以把3-8译码器的3个数据输入端当做全加器的3个输入端,即3-8译码器的汪芹输入A、B、C分别对应全加器的输入a,b,ci;将3-8译码器的3个使能端都置为有效电平,保持正常工作;这里关键的就是处理3-8译码的8个输出端与全加器的2个输出的关系肢伍。
现在写出全加器和3-8译码器的综合真值表:
(A/a,B/b,C/ci为全加器困饥毕和译码器的输入,OUT为译码器的输出(0-7),s为加法器的和,co为加法器的进位输出)PS:假定译码器的输出为高电平有效。
A/a
B/b
C/ci
OUT
s
co
0
0
0
0
0
0
0
0
1
1
1
0
0
1
0
2
1
0
0
1
1
3
0
1
1
0
0
4
1
0
1
0
1
5
0
1
1
1
0
6
0
1
1
1
1
7
1
1
根据上面的真值表,可以设计出电路图:
将3-8译码器的输出OUT(1、2、4、7)作为一个4输入的或门的输入,或门的输出作为加法器的和;将3-8译码器的输出OUT(3、5、6、7)作为一个4输入的或门的输入,或门的输出作为加法器的进位输出。即完成了加法器的设计。
回过头来分析:
当加法器的输入分别为:a=1,b=0,ci=1时,对应3-8译码器的输入为A=1,B=0,C=1,这是译码器对应的输出为OUT(5)=1,其余的为0,根据上面设计的连接关系,s=0,co=1,满足全加器的功能,举其他的例子也一样,所以,设计全加器的设计正确。
全加器有3个输入端:a,b,ci;有2个输出端:s,co.
与3-8译码器比较,3-8译码器有3个数据输入端:A,B,C;3个使能端;8个输出端,OUT(0-7)。
这里可以把3-8译码器的3个数据输入端当做全加器的3个输入端,即3-8译码器的汪芹输入A、B、C分别对应全加器的输入a,b,ci;将3-8译码器的3个使能端都置为有效电平,保持正常工作;这里关键的就是处理3-8译码的8个输出端与全加器的2个输出的关系肢伍。
现在写出全加器和3-8译码器的综合真值表:
(A/a,B/b,C/ci为全加器困饥毕和译码器的输入,OUT为译码器的输出(0-7),s为加法器的和,co为加法器的进位输出)PS:假定译码器的输出为高电平有效。
A/a
B/b
C/ci
OUT
s
co
0
0
0
0
0
0
0
0
1
1
1
0
0
1
0
2
1
0
0
1
1
3
0
1
1
0
0
4
1
0
1
0
1
5
0
1
1
1
0
6
0
1
1
1
1
7
1
1
根据上面的真值表,可以设计出电路图:
将3-8译码器的输出OUT(1、2、4、7)作为一个4输入的或门的输入,或门的输出作为加法器的和;将3-8译码器的输出OUT(3、5、6、7)作为一个4输入的或门的输入,或门的输出作为加法器的进位输出。即完成了加法器的设计。
回过头来分析:
当加法器的输入分别为:a=1,b=0,ci=1时,对应3-8译码器的输入为A=1,B=0,C=1,这是译码器对应的输出为OUT(5)=1,其余的为0,根据上面设计的连接关系,s=0,co=1,满足全加器的功能,举其他的例子也一样,所以,设计全加器的设计正确。
汪经理
2024-11-01 广告
2024-11-01 广告
全加器真值表: ;00110;01010;01101;10010;10101;11001; ; 故有Si和Ci的表达式分别为: Si=A’B’C+A’BC’+AB’C’+ABC Ci=A’BC+AB’C+ABC’+ABC 故74138的连...
点击进入详情页
本回答由汪经理提供
推荐律师服务:
若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询