Question

verilog求助

自己编的小程序，EN1和EN2是两个按键，按下的时候从低电平变为高电平，按下EN1一次，实现加一，按下EN2一次，实现减一。

module jifen(EN1,EN2,score);
input EN1,EN2;
output [3:0] score;
reg [3:0] score;

always@(posedge EN1 or posedge EN2)
begin
if(EN1)
score<=score+1'b1;
else
begin
if(EN2)
score<=score-1'b1;
else
score<=score;
end
endendmodule
编译能通过，但是功能仿真时总是出现22处类似下面的错误
Error: Zero-time oscillation in node
"|jifen|comb~2" at time 20.0 ns.
Check the design or vector source file
for combinational loop.
百思不得其解，望各位大侠帮忙。不胜感激

Answer 1

你的输出score没有初始化，既没有赋初值；再者程序中应该有复位信号。试一试下面的：
module jifen(EN1,EN2,reset,score);
input EN1,EN2,reset;
output [3:0] score;
reg [3:0] score;

always@(posedge EN1 or posedge EN2 or negedge reset)
begin
if(!reset)
begin
score<=4'b0000; //赋初值
end
else
begin
if(EN1)
score<=score+1'b1;
else
begin
if(EN2)
score<=score-1'b1;
else
score<=score;
end
end
endendmodule

Answer 2

很简单，你没有赋初值，你将score赋一个初值就OK了，最好添加一个异步清零信号
如rst_n
if（!rst_n)
score <= 4'b0;

Answer 3

module jifen(clk,rst,EN1,EN2,score);
input EN1,EN2;
input clk,rst;
output [3:0] score;
reg [3:0] score;

always@(posedge clk or posedge rst)
begin
if(rst)score<=0;
else begin
if(EN1)
score<=score+1'b1;
else
begin
if(EN2)
score<=score-1'b1;
else
score<=score;
end
end
end
endmodule
这样改完就可以了，你的敏感列表不对，时钟也不对。

追问

能否详细赐教一下，我原来的敏感列表有什么问题？多谢大神

追答

1、你比如要用clk作为时钟，你的begin end之间就不可能出线clk这个词对吧,敏感列表里用的posedge en1和posedge en2，而begin end之间又加了对这两个信号的判断。
2、计数器肯定是时序逻辑，也就是用触发器的，而这些触发器只可能有一个时钟，你上面的意思是en2和en1都是作为时钟，肯定就矛盾了。

追问

大神，先谢谢你，但我还有一些疑问，如果把
if(EN1)
score<=score+1'b1;
变为
if(EN1)
score<=0;
相当于EN1是清零信号，仿真是正确的，为什么一变成score+1'b1，
就错了呢？请大神不吝赐教，多谢多谢

追答

我看它提示的错误，应该是把你的always当成了一个组合逻辑，你的敏感列表虽然用的是posedge，但是对于EN1,EN2你的是完全描述，有可能会将它当成一个组合逻辑，而组合逻辑是不允许反馈的，score<=score+1'b1就不可以了。
对了，你把你的程序放在QUARTUS II综合一下，它会给出比较清楚的错误或者警告的。
你应该先多看些别人写的代码，可以综合的风格。就算你的仿真通过了，也不一定说明你的代码可以用。

Answer 4

module jifen(clk,rst,EN1,EN2,score);
input EN1,EN2;
input clk,rst;
output [3:0] score;
reg [3:0] score;

always@(posedge clk or negedge rst)
begin
if(!rst)score<=0;
else begin
if(EN1)
score<=score+1'b1;
else if(EN2)
score<=score-1'b1;
else
score<=score;
end
end
endmodule

我觉得还是这样改比较好比较好